本专利针对传统多层电感器因安装方向不同导致电感量变化的问题，提出通过将线圈旋绕中心线与端电极对称布局，并使引出导体沿中心线对称分布，确保线圈与基板距离恒定，从而消除磁阻差异，实现电感量稳定。

　　对于图3的安放方向及图4的安放方向，由于线与基板Z的位置关系不同，使得对于芯片外部磁通的磁阻产生差异，这表现出为电感量的差异。特别是对于使用相对磁导率低的材料作为芯片材料的多层电感器，因安放方向不同产生较大的磁阻差，表现出电感量有很大差异。

　　即图5至图7所示纵向多层型电感器30的芯片31是将上层磁性材料片A、线及下层磁性材料片C叠层而形成。在上层磁性材料片A上形成矩形引出导体Pa，使其与通孔h重叠。在线种近似U字形状的线，使其端部与通孔h重叠。另外，在下层磁性材料片C上，形成矩形引出导体Pc，使其与通孔h重叠。再在芯片31的叠层方向两端形成端电极33，从而构成纵向多层型电感器30。

　　在图5至图7所示构成的纵向多层型的多层电感器30中，当电流流过电感器时，产生与线的旋绕中心线Y平行的磁通及沿着以引也导体34a和34b为中心的圆周而旋绕的磁通，由于这些磁通形成了芯片的电感量。

　　但是，当将该多层电感器30安装在基板Z上时，对于图8所示的安放方向及图9所示的安放方向、即正反面反过来安放的状态，引出导体34a及34b与基板Z之间的距离产生差异。因此出现这样的问题，即对于这些引出导体34a及34b周围产生的磁通的磁阻产生差异，从而由于安放方向不同导致电感量产生差异。

　　在本发明的电子元器件中，在具有长方体形状的芯片内埋入线圈，在芯片两端分别具有与线圈端连接的端电极，将线圈的旋绕中心线设定在形成端电极的一对相对的芯片端面的各自中心点相连直线上，同时将从旋绕中心线方向看的线圈旋绕轨迹及线圈端与前述端电极连接的引出导体配置成这样的位置及(或)状态，使得安放在基板上时至少即使反过来安放也保持线圈的旋绕轨迹及引出导体与基板之间有相同的距离。

　　具有这样构成的电子元器件，例如如果垂直于线圈旋绕中心线的芯片截面是正方形，则安放在基板上时，除芯片端面以往的四个面中，即使任何一个面对着基板，线圈及引出导体与基板之间的距离都相同。这样，任何一个安放方向的磁阻都相同，线圈及引出导体产生的电感量不会因安放方向不同而变化。因而上述电子元器件不会产生因安放方向不同导致电感量产生差异。另外，当芯片形状为长方体且垂直于线圈旋绕中心线的芯片截面不是正方形时，即使安放在基板上时将正反面反过来安放，但任何一种情况的引出导体与基板之间的距离仍然相同。因而，当垂直于线圈旋绕中心线的芯片截面为正方形以外的形状时，即使将正反面反过来安放在基板上，也不会因安放方向不同导致电感量产生差异。

　　再有，在本发明中，芯片做成圆柱形状时也与上述相同，构成的电子元器件不会因安放方向不同导致电感量产生差异。例如，在具有圆柱形状的芯片内埋入线圈、在芯片两端分别具有与线圈端连接的端电极的电子元器件中，将线圈的旋绕中心线设定在形成端电极的一对相对的芯片端面的各自中心点相连直线上，同时将从旋绕中心线方向看的线圈旋绕轨迹与线圈旋绕中心线通过的中心点的距离设定为在绕圈旋绕中心线垂直相交的任意芯片截面中总是保持一定，而且分别在芯片两端将连接线圈端与端电极的引出导体设置在线圈旋绕中心线上。

　　图1所示为本发明第1实施形态中多层电感器10的立体图。图10所示为该多层构造的分解立体图。在图中，11为磁性或非磁性绝缘材料构成的具有多层构造的长方体形状芯片，12为将埋入芯片11内的内部导体螺旋状连接而成的线的多层构造中叠层方向两端设置的一对端电极。

　　线是将若干片长方形的线叠层而形成的，在线上形成一端具有充填了导体的通孔h而近似U字形状的线。当将该线叠层时，上下层的线的一端与另一端通过通孔h内导体连接，利用在多层中形成的线形成螺旋状线。

　　形成线部分的线是这样制成的，在以BaO、TiO2系陶瓷材料为主要成分的未加工绝缘片的规定位置形成通孔h后，分别形成4种U字形状的线，并使其端部与该通孔h重叠。众所周知，该线的形状，除了U字形状以外还可以采用L字形状等非环形形状。

　　接着，将制备的各片41～48在附带薄膜时将其剥去并按前述顺序叠层，用500kg/cm2左右的压力对其加压压接形成多片叠层体。另外，上层片及下层片41及48采用相当于层厚的片数，而线采用相当于线圈圈数的片数。

　　接着，将上述多片叠层体在900℃左右的温度下烧结。然后在利用烧结而得到的芯片11的叠层方向两端利用浸渍法等方法涂布导电膏，将其烧结形成端电极13a及13b，通过这样得到多层电感器10。在这里，根据需要也可以对端电极13a及13b施行镀Sn-Pb等处理。

　　前述多层电感器10其芯片11为长方体形状，线b的芯片端面中央相连的直线b配置在旋绕中心线的上面或底面相对基板面将多层电感器10安放在基板上时，这两种情况下线b与基板之间的距离(位置关系)没有变化。所以对于线b周围产生磁通的磁阻近似相同，电感量没有发生变化。

　　另外，当除了图1中芯片11的端面之外使某一个侧面相对基板面将多层电感器10安放在基板上时，即使将上下面反过来使任何一面相对基板面，线b与基板之间的距离(位置关系)也没有变化。因而对于线b周围产生磁通的磁阻近似相同，电感量没有发生变化。

　　另外，第2实施形态与前述第1实施形态的不同点在于，将引出导体不是配置在线的旋绕中心线Y上，而在在相对于旋绕中心线所示，在芯片11的两端分别在芯片端面一条对角线上的离旋绕中心线Y通过的中心点等距离的位置处形成端部露出且与旋绕中心线b分别与第1实施形态中引出导体14a及14b相同，通过在上层片及下层片41及48形成通孔h及引出导体Pa及Pc而制得。

　　即第2实施形态的多层电感器50中线b形成的芯片端面中心相连方向上，同时形成的线使在旋绕中心线方向看的线旋绕轨迹处于相对于旋绕中心线Y通过的中心点的点对称位置，而且连接线b在相对于线旋绕中心线个导体。因此，当安放在基板上时，即使将正反面反过来安放，在任一种情况下线与基板之间的距离及引出导体51a、51b、52a及52b与基板之间的距离都相同。因而不同安放方向的磁阻相同，由线b所决定的电感量不因安放方向不同而变化。

　　另外，在第二实施形态中是将引出导体51a、51b、52a及52b形成于芯片端面的对角线上，但本发明不限定于此。只要引出导体形成于相对线旋绕中心线Y的对称位置也能得到上述效果，形成位置及形成数量可适当决定。

　　另外，在前述第1及第2实施形态中，形成的线是使从线的旋绕中心线Y方向看的线旋绕轨迹为长方形，但不限定于此。只要形成的线使从旋绕中心线Y方向看的线圈旋绕轨迹相对于旋绕中心线Y通过的中心点为点对称，也能够得到相同的效果。例如如图13a至图13f所示，从旋绕中心线Y方向看的线的旋绕轨迹Loc只要相对于旋绕中心线Y通过的中心点Yp为点对称即可，旋绕轨迹Loc即使是略微倾斜的长方形、正方形、圆形、椭圆形或略微倾斜的椭圆形，都能够得到同样的效果。

　　在图中，61为磁性或非磁性绝缘材料构成的具有多层构造的长方体形状芯片，62为将埋入芯片61内的内部导体螺旋状连接而成的线纵向两端即芯片多层构造中叠层方向两端设置的一对端电极。另外，64a及64b为将线b连接的引出导体。

　　这里线的旋绕中心线的端面中心相连的直线b配置在旋绕中心线实施形态的构成与前述第1实施形态的多层电感器10基本相同，其不同点在于，形成的线使线的旋绕轨迹Loc相对于直线X为对称的位置，该直线个侧面中的一个侧面(图14的底面)平行且与线的旋绕中心线所示的线的旋绕轨迹Loc为将通过中心点Yp的直线X作为底边的垂直等分线的等腰三角形。

　　由前述构成而形成的多层电感器60，其线b形成的芯片端面中心相连的直线上。另外，形成的线使从旋绕中心线Y方向看的线旋绕轨迹Loc相对于直线X为对称的位置，该直线X与除了芯片端面以外的4个侧面中的一个侧面平行且与旋绕中心线Y垂直。再有，连接线b配置在线的旋绕中心线Y上。因此，当将多层电感器60安放在基板Z上时，将相对于与旋绕中心线中底面及上面)作为正反面，即使将这些芯片侧面任一面相对基板面安放在基板Z上，在任何一种情况下线b与基板Z之间的距离都相同。因而不同安放方向的磁阻相同，由线b所决定的电感量不因安放方向不同而变化。

　　另外，第4实施形态与前述第3实施形态的不同点在于，将引出导体不是配置在线的旋绕中心线Y上，而是在相对于旋绕中心线所示，分别在芯片61的两端在芯片端面一条对角线上的离旋绕中心线Y通过的中心点等距离的位置处形成端部露出且与旋绕中心线b分别与前述相同，通过在上层片及下层片41及48形成通孔h及引出导体Pa及Pc而制得。

　　即在多层电感器60＇中，线b形成的芯片端面中心相连的直线上。另外，形成的线使从旋绕中心线方向看的线的旋绕轨迹处于相对于一条直线的对称位置，该直线个侧面中的一个侧面平行且与旋绕中心线Y垂直。再有，连接线b在相对于线的旋绕中心线个导体。因此，当将多层电感器60＇安放在基板上时，将相对于与旋绕中心线个芯片侧面作为正反面，即使将这些芯片侧面任一面相对基板面安放在基板Z上，在任何一种情况下线b与基板之间的距离都相同。因而不同安放方向的磁阻相同，由线b所决定的电感量不因安放方向不同而变化。

　　另外，在第4实施形态中是将引出导体65a及65b、66a及66b形成于芯片端面的对角线上，但不限定于此。只要引出导体形成于相对线的旋绕中心线Y的对称位置也能得到上述效果，形成位置及形成数量可适当决定。

　　另外，在前述第3及第4实施形态中，形成的线是使从线的旋绕中心线Y方向看的线的旋绕轨迹为等腰三角形，但不限定于此。只要形成的线使从旋绕中心线Y方向看的线圈旋绕轨迹处于相对于直线X的对称位置，该直线个侧面中的一个侧面平行且与线的旋绕中心线Y垂直，也能够得到相同的效果。

　　线是将若干片正方形的线叠层而形成的，在线上形成一端具有充填于导体的通孔h而为U字形状的线。当将该线叠层时，上下层的线的一端与另一端通过通孔h内的导体连接，利用在多层中形成的线形成螺旋状线实施形态中形成的线使从线旋绕中心Y方向看的线旋绕轨迹为具有分别与芯片端面71a的2条对角线重叠的对角线的正方形。

　　在由前述构成而形成的多层电感器70中，形成的线使垂直于线旋绕中心线Y的芯片截面为正方形，而且从旋绕中心线Y方向看的线旋绕轨迹处于分别相对于芯片截面2条对角线的线对称位置。因此即使将芯片71的上下面或侧面中的任何一面相对基板安装在基板上，线与基板之间的距离(位置关系)及引出导体74a及74b与基板之间的距离(位置关系)始终都相同。因而多层电感器70在选择任何一种安放方向时，磁阻及电感量都相同。

　　另外，第6实施形态与前述第5实施形态的不同点在于，将引出导体不是配置在线的旋绕中心线Y上，而是分别在芯片两端在芯片截面对角线上且相对于线旋绕中心线＇中，如图所示，分别在芯片71的两端在芯片端面一条对角线上的离旋绕中心线Y通过的中心点Yp等距离D的位置处形成端部露出且与旋绕中心线d分别与第5实施形态中的引出导体74a及74b相同，通过在上层片及下层片81及88形成通孔及引出导体而制得。

　　即多层电感器70＇的与线旋绕中心线Y垂直的芯片截面为正方形，形成的线使从旋绕中心线方向看的线旋绕轨迹处于分别相对于与线旋绕中心线条正交直线的线对称位置。再有，引出导体75a～75d在芯片截面对角线上且相对于线旋绕中心线个导体。因此，即使安放在基板上的方向可能有几个方向时，由于线d与基板之间的距离始终相同，所以当安放在基板的几个方向中以任一方向安放时，即将除了芯片端面以外的4个侧面任何一面相对基板面而安放在基板上时，线d与基板之间的距离始终相同。因而，不同安放方向的磁阻相同，由线a所决定的电感量不因安放方向不同而变化。

　　即在第7实施形态的多层电感器70″中，如图所示，分别在芯片71的两端在芯片端面与旋绕中心线条垂直直线上离旋绕中心线Y通过的中心点Yp等距离D的位置处形成端部露出且与旋绕中心线实施形态中的引出导体74a及74b相同，通过在上层片及下层片81及88形成通孔及引出导体而制得。

　　另外，在第5至第7实施形态中，形成的线从线旋绕中心线Y方向看的线旋绕轨迹Loc为具有分别与芯片端面71a的2条对角线重叠的对角线的正方形，但不限定于此，只要形成的线使从旋绕中心线Y方向看的线旋绕轨迹为与芯片截面平行且处于分别相对于与线旋绕中心线条垂直直线的线对称位置，也能够得到相同的效果。

　　图中，形成端电极93a及93b的芯片端面91a为圆形，形成的线a中心相连的直线上，而且从旋绕中心线Y方向看的线旋绕轨迹Loc为在任意芯片截面中以旋绕中心线Y通过的中心点Yp为中心的圆形。即形成的线使从线旋绕中心线Y方向看的线旋绕轨迹Loc处于离旋绕中心线Y等距离D的位置。

　　线是将若干片圆形的线叠层而形成的，在线上形成一端具有充填了导体的通孔h且为圆弧形状的线。当将该线叠层时，上下层的线的一端与另一端通过通孔h内的导体连接，利用在多层中形成的线形成螺旋状线的上面叠层表面具有形成通孔h的连接用导体Ph1的圆形连接片102，连接导体Ph1与线通过该通孔h连接。

　　在由前述构成形成的多层电感器90中，由于形成的线a中心相连的方向上，同时从旋绕中心线Y方向看的线旋绕轨迹Loc与旋绕中心线Y通过的中心点的距离在旋绕中心线垂直相交的任意芯片截面中始终为一定值，而且将线b配置在线的旋绕中心线Y上，因此当安放在基板上时，即使随便怎么安放，若线圈旋绕中心线Y与基板面基本平行，则线b与基板Z之间的距离相同，因此不同安放方向的磁阻相同，由线b所决定的电感量不因安放方向不同而变化。

　　图27所示为第9实施形态中多层电感器110的立体图，图28为其侧面剖面图，图29所示为其多层构造的分解立体图，图30所示为从线圈旋绕中心线方向看的引出导体配置图。在图中，与前述第1实施形态相同构成部分具有相同符号表示并省略其说明。另外，第1实施形态与第9实施形态的不同点在于，将线中心的对称位置，同时分别连接线b的引出导体也形成相对于芯片11中心的对称位置。

　　线是将若干片长方形的线叠层而形成的，在线上形成一端具有充填了导体的通孔h而近似U字形状的线。当将该线叠层时，上下层的线的一端与另一端通过通孔h内的导体连接，利用在多层中形成的线形成螺旋状线。

　　另外，在线层以上的在通孔h形成连接导体Pk1的第3上层片121C，在叠层时连接导体Pk1与线C的上面叠层表面上具有一端形成通孔h的连接导体116a的第2上层片121B，通过该通孔h与第3上层片121C的连接导体Pk1连接。

　　另外，在线的下面叠层一层以上的在通孔h形成连接导体PI1的第1下层片127A，在叠层时连接导体PI1与线A的下面叠层表面上具有一端形成通孔h的连接导体116b的第2下层片127B，通过上层的第1下层片127A形成的通孔h与连接导体PI1连接。

　　这样，利用多个连接导体Pk1形成一端的第1连接导体115a，利用多个连接导体PI1形成另一端的第1连接导体115b。另外，利用多个引出导体Pk2形成一端的第1引出导体114a，利用多个引出导体PI2形成另一端的第1引出导体114b。再有，线的两端分别配置于从旋绕中心线Y方向看的线圈旋绕轨迹上，同时设定在相对于芯片11中心的对称位置。

　　前述多层电感器110的芯片11为长方体形状，线b的芯片端面中央相连的直线上，同时将线的两端设定在相对于芯片11中心的对称位置。再有，将分别连接线连接导体115a及115b和连接导体(第2连接导体)116a及116b配置在相对于芯片11中心的对称位置上。因此，当使图27中的芯片11的上面或底面相对基板面、将多层电感器110安放在基板上时，在这两种情况下，线b和连接导体(第2连接导体)116a及116b与基板之间的位置关系从芯片整体来考虑是没有变化、也就是说，即使将多层电感器110上下面反过来安放在基板上，线相对于基板的位置关系也没有变化。另外，当将多层感器110的上下面反过来安放在基板上时，线连接导体)116a相对于基板的位置关系和另一端的第1引出导体114b、第1连接导体115b及连接导体(第2连接导体)116b相对于基板的位置关系互相反过来，但从多层电感器110的整体来考虑，可以认为综合的位置关系没有变化。

　　另外，当图27中除了芯片11的端面以外使任何一侧面相对基板面将多层电感器110安放在基板上时，即使将上下面反过来使任何一面相对基板面，则线b和连接导体(第2连接导体)116a及116b和基板之间的整体的位置关系也没有变化。因而，对于线b和连接导体(第2连接导体)116a及116b周围产生的磁通的磁阻基本相同，电感量没有发生变化。

　　再有，由于将连接导体116a及116b做成L字形状并配置在线旋绕轨迹上，因此能够增加线b和连接导体(第2连接导体)116a及116b的位置及形状不限定于上述的位置及形状，若相对于芯片11中心是对称的，则能够得到相同的效果。

　　另外，芯片11做成正方柱，即垂直于线旋绕中心线的截面形成正方形也是同样的。这种情况下，只要将形成芯片11的各片121～127做成正方形即可。再有，在这种情况下，例如如图31所示，通过将第1连接导体115a及115b的位置配置在与线旋绕中心线垂直的截面的对角线b配置在对角线上，则上下翻转或转动并安装在电路基板上也能够得到相同的效果。

　　图32所示为第10实施形态中多层电感器131的侧面剖面图。在图中，与前述第9实施形态相同构成部分具有相同符号表示并省略其说明。另外，第9实施形态与第10实施形态的不同点在于，设定第1连接导体115a及115b的长度L1大于第1引出导体114a及114b的长度L2。

　　利用上述构成，能够使第1引出导体114a及114b和连接导体116a及116b远离线产生的磁通中心。这样，由于能够减少因第1引出导体114a及114b和连接导体116a及16b的影响而产生的磁场损失，因而能够提高电感器的“Q”值。

　　另外，如图33所示，通过设定第1引出导体114a及114b的长度L2小于除了芯片11端面以外在其他面形成的端电极13a及13b的长度L3，能够减少因第1引出导体114a及114b和连接导体116a及116b的影响而产生的磁场损失。

　　图34所示为第11实施形态中多层电感器132的侧面剖面图。在图中，与前述第9实施形态相同构成部分有相同符号表示并省略其说明。另外，第9实施形态与第11实施形态的不同点在于，设定第1连接导体115a及115b的长度L1小于第1引出导体114a及114b的长度L2。

　　利用上述构成，由于第1连接导体115a及115b与芯片11端面以外部分形成的端电极13a及13b之间的间隔加大，它们之间产生的寄生电容量减少，因此能够提高电感器的谐振频率。另外，为了增加这一效果，最好设定第1引出导体114a及114b的长度L2大于除了芯片11端面以外在其他面形成的端电极13a及13b的长度L3。

　　图35所示为第12实施形态中多层电感器133的侧面剖面图。在图中，与前述第9实施形态相同构成部分具有相同符号表示并省略其说明。在第12实施形态中，设定第1引出导体114a 114b的长度L2与除了芯片11端面以外在其他面形成的端电极的长度L3相同。若这样设定第1引出导体114a及114b的长度L2，则能够抑制第1连接导体115a及115b与端电极13a及13b之间产生的寄生电容量，在此基础上能够减少因第1引出导体114a及114b和连接导体(第2连接导体)116a及116b的影响而产生的磁场损失。当线的圈数较少时，该构成特别有效。

　　图36所示为第13实施形态中多层电感器134的多层构造分解立体图。在图中，与前述第9实施形态相同构成部分具有相同符号表示并省略其说明。另外，第9实施形态与第13实施形态的不同点在于，将形成线片并排连接而叠层。通过这样能够减少线的电阻。

　　图37所示为第14实施形态中多层电感器135的侧面部面图。在图中，与前述第9实施形态相同构成部分具有相同符号表示并省略其说明。另外，第9实施形态与第14实施形态的不同点在于，在第14实施形态中设定第1引出导体114a及114b的粗细比第1连接导体115a及115b的粗细要粗。即设定形成第1引出导体114a及114b的引出导体Pk2及PI2形成的通孔h直径大于形成第1连接导体115a及115b的连接导体Pk1及PI1形成的通孔h直径。通过这样，由于在芯片11的端面第1引出导体114a及114b露出部分面积比以往增大，因此提高了第1引出导体114a及114b与端电极13a及13b之间的连接性能。

　　图38所示为第15实施形态中多层电感器136的侧面剖面图，图39是平面剖面图。在图中，与前述第9实施形态相同构成部分具有相同符号表示并省略其说明。另外，第9实施形态与第15实施形态的不同点在于，在第15实施形态中，连接第1引出导体114a及114b和第1连接导体115a及115b的第2连接导体117a及117b慢慢接近旋绕中心线所示，通过利用通孔h将若干片第2上层片绝缘体层分段配置形成的连接导体Pk3及PI3加以连接形成第2连接导体117a及117b。这样，第2连接导体117a及117b配置成与第1引出导体钝角相交的近似直线状导体。

　　通过这样使连接第1连接导体115a及115b和第1引出导体114a及114b的第2连接导体117a及117b慢慢接近旋绕中心线b，能够得到下面的效果。即由于随着磁场强度分段衰减而形成第2连接导体117a及117b，因此能够减少磁场损失，同时能够抑制端电极之间产生的寄生电容量。当电子元器件由于小型化及线b罩住线时，该效果特别有效。

　　图41所示为第16实施形态中多层电感器137的侧面剖面图。在图中，与前述第9实施形态相同构成部分具有相同符号表示并省略其说明。另外，第9实施形态与第16实施形态的不同点在于，构成芯片11的绝缘体(磁性体)与内部导体之间形成间隙141。这里所谓内部导体，是构成线b和连接导体(第2连接导体)116a及116b的导体。

　　通过这样在构成芯片11的磁性体与内部导体之间形成间隙141，即使因外部磁场影响导致构成芯片11的磁性体或内部导体膨胀或收缩，也不会产生因磁性体及内部导体收缩率不一样而导致内部变形，能够减少因外部磁场影响而导致电感量数值的变化，能够提高可靠性。

　　再将该混合物干燥，在大气中用800℃ 1个小时进行预烧结，形成预烧结物(铁氧体)。然后将该预烧结物放入球磨机，加水进行15小时粉碎。然后用喷雾干燥机对得到的糊浆进行喷雾干燥，得到预绕结物粉末(铁氧体粉末)。该铁氧体粉的表面系数为2.8m2/g。

　　这里将磁性体粉末的表面系数设定为1.0～10.0m2/g是因为，当磁性体粉末的表面系数为1.0m2/g以下时，不能够在1000℃以下温度烧结，而磁性体粉末的表面系数为10.0m2/g以上时，制造粉末很费工夫，成本高。

　　另外，将导电体粉末的表面系数设定为0.5m2/g以上是因为，当磁性体粉末的表面系数设定为1.0m2/g以上时，如果不将导电体粉末的表面系数设定为0.5m2/g以上，则不能在两者之间得到形成间隙141的收缩。

　　另外，将导电体粉末的表面系数设定为5.0m2/g以下是因为，当磁性体粉末的表面系数设定为10.0m2/g以下时，若将导电体粉末的表面系数设定为5.0m2/g以下，则能够在两者之间为得到形成间隙141而产生足够的收缩。

　　从利用上述方法在构成芯片11的磁性体与内部导体之间形成间隙141的大量多层电感器137中取样几十个，将环氧树脂加压使其浸渍于这些多层电感器137内部，再加热使环氧树脂热硬化后将其断裂，观察其断裂面，通过这样确认间隙141的存在。

　　另外，作为在形成芯片11的磁性体与上述内部导体之间形成间隙的方法有改变其收缩量的方法、改变表面系数的方法、改变材料粒径的方法、使磁性片预先含有烧结时蒸发光的分解树脂的方法及改变烧结条件的方法等。

　　另外，由于连接线b的引出导体部分、特别是由第1连接导体115a及115b和连接导体116a及116b组成的第2引出导体部分最容易因上述内部变形而断裂，因此最好至少在该第2引出导体周围部分形成间隙。

　　图43所示为第17实施形态中多层电感器138的侧面剖面图。在图中，与前述第16实施形态相同构成部分具有相同符号表示并省略其说明。另外，第16实施形态与第17实施形态的不同点在于，在构成芯片11的磁性体内部及磁性体与内部导体之间形成间隙后，在该间隙内浸渍合成树脂142，再用多孔导电体形成端电极13a及13b，再在端电极13a及13b所含的细孔内浸渍pg电子官方网站合成树脂。在这里，所谓上述内部导体是构成线b和连接导体(第2连接导体)116a及116b的导体。另外，所谓上述合成树脂可以使用硅酮树脂、环氧树脂及酚醛树脂等，但也可以使用除此之外的合成树脂。

　　在利用上述第16实施形态中说明的制造方法制造的多层电感器137中，在构成芯片11的磁性体与内部导体之间形成间隙，同时如图44所示，在构成芯片11的磁性体内及端电极13a及13b内部形成间隙。通过将合成树脂浸渍于这些间隙内能够得到下面的效果。即通过将合成树脂142浸渍于构成芯片11的磁性体与内部导体之间的间隙内，由于因上述间隙在芯片11内部分浮动的内部导体被固定，因此间隙内的内部导体不会因外部冲击或急剧变化的电磁力而振动，所以能够防止内部导体的金属疲劳。通过这样能够提高电子元器件的可靠性。

　　再有，由于用内部间隙连续的细孔构成的多孔材料形成端电极13a及13b，因此端电极13a及13b内浸渍的合成树脂与芯片11内浸渍的合成树脂连续连接，所以提高了端电极13a及13b相对于芯片11的机械连接强度。

　　然后，将用甲苯稀释的硅酮树脂液注入容器内，将形成上述间隙的多层电感器137浸入该硅酮树脂液中。再将该容器放入减压容器内，用线Toor，在该状态下保持约10分钟。经过该处理，在磁性体间及磁性体与内部导体之间的间隙浸渍了硅酮树脂液。

　　由于一般合成树脂不耐热，因此如果不是在端电极13a及13b烧结后不能浸渍合成树脂，但按照上述制造方法，由于利用多孔导电材料形成端电极13a及13b，因此即使在端电极13a及13b形成后也能够使芯片11整体浸渍合成树脂。

　　另外，由于连接线b的引出导体部分、特别是由第1连接导体115a及115b和连接导体116a及116b组成的第2引出导体部分最容易因上述内部变形而断裂，因此最好至少在该第2引出导体周围部分形成间隙再浸渍树脂。

　　另外，在前述第1至第17实施形态中以多层电感器为例说明了多层型电子元器件，但本申请发明不限定于此，不用说若是在多层构造芯片内具有线圈的电子元器件，即使是复合电子元器件也能够得到相同的效果。

　　另外，本发明能够不离开其精神或主要特征而以其他的各种形式实施。因此前述实施例的所有各点不过只是举例说明，不能限于上述解释。本发明的范围是根据权利要求所示的内容，对于说明书文本没有任何限制。再有，属于权利要求书范围的相同范围的变形或变更全都是在本发明的范围内。

　　1．一种电子元器件，在具有长方体形状的芯片内埋入线圈，在芯片两端分别具有与线圈端连接的端电极，其特征在于，线圈的旋绕中心线设定在形成所述端电极的一对相对的芯片端面的各中心点相连直线上，同时从所述旋绕中心线方向看的线圈旋绕轨迹及线圈端与所述端电极连接的引出导体配置成这样的位置及(或)状态，使得安放在基板上时至少即使反过来安放也保持所述线圈的旋绕轨迹及引出导体与基板之间的距离相同。

　　3．如权利要求1所述的电子元器件，其特征在于，从所述旋绕中心线方向看的所述线圈旋绕轨迹形成于相对于一条直线的对称位置，该直线与除了所述芯片端面以外的4个侧面中的一个侧面平行且与所述旋绕中心线所述的电子元器件，其特征在于，所述引出导体分别配置在芯片两端的所述线所述的电子元器件，其特征在于，所述引出导体分别在芯片两端在相对于所述线圈旋绕中心线所述的电子元器件，其特征在于，与所述线圈旋绕中心线垂直的芯片截面是正方形。

　　7．如权利要求1所述的电子元器件，其特征在于，与所述线圈旋绕中心线垂直的芯片截面是正方形，同时从所述旋绕中心线方向看的所述线圈旋绕轨迹形成于分别相对于与所述线圈旋绕中心线垂直相交的任意二条垂直直线所述的电子元器件，其特征在于，从所述旋绕中心线方向看的所述线圈旋绕轨迹形成于相对于所述旋绕中心线通过的中心点的点对称位置，同时所述引出导体分别配置在芯片两端的所述线所述的电子元器件，其特征在于，从所述旋绕中心线方向看的所述线圈旋绕轨迹形成于相对于所述旋绕中心线通过的中心点的点对称位置，同时所述引出导体分别在芯片两端在相对于所述线圈旋绕中心线所述的电子元器件，其特征在于，从所述旋绕中心线方向看的所述线圈旋绕轨迹形成在相对于一条直线的对称位置，该直线与除了所述芯片端面以外的4个侧面中的一个侧面平行且与所述旋绕中心线垂直，同时所述引出导体分别配置在芯片两端的所述线所述的电子元器件，其特征在于，从所述旋绕中心线方向看的所述线圈旋绕轨迹形成于相对于一条直线的对称位置，该直线与除了所述芯片端面以外的4个侧面中的一个侧面平行且与所述旋绕中心线垂直，同时所述引出导体分别在芯片两端在相对于所述线圈旋绕中心线所述的电子元器件，其特征在于，与所述线圈旋绕中心线垂直的芯片截面是正方形，同时从所述旋绕中心线方向看的所述线圈旋绕轨迹形成于分别相对于与所述线圈旋绕中心线条垂直直线的线对称位置，连接所述线圈端及端电极的引出导体分别在芯片两端在所述芯片截面对角线上且相对于所述线所述的电子元器件，其特征在于，与所述线圈旋绕中心线垂直的芯片截面是正方形，同时从所述旋绕中心线方向看的所述线圈旋绕轨迹形成于分别相对于与所述线圈旋绕中心线条垂直直线的线对称位置。分别在芯片两端将以所述线个不同位置作为一组，所述引出导体形成于一组以上的位置。

　　14．一种电子元器件，在具有长方体形状的芯片内埋入线圈，在芯片两端分别具有与线圈端连接的端电极，其特征在于，线圈的旋绕中心线设定在形成所述端电极的一对相对的芯片端面的各中心点相连直线上，同时所述线圈两端分别形成于以所述芯片中心点为基准的互相对称的位置，分别与所述线圈两端连接的引出导体形成于以所述芯片中心点为基准的互相对称位置。

　　15．如权利要求14所述的电子元器件，其特征在于，所述引出导体由位于所述旋绕中心线上一端与端电极连接的第1引出导体及连接该第1引出导体的另一端与线所述的电子元器件，其特征在于，所述第2引出导体由相对于所述线圈旋绕中心线垂直的连接导体构成。

　　18．如权利要求17所述的电子元器件，其特征在于，所述第2连接导体形成与所述第1引出导体成钝角相交的近似直线所述的电子元器件，其特征在于，所述芯片由叠层方向与所述线圈旋绕中心线方向一致的多层体构成，所述第2连接导体通过将分段配置形成的通孔内导体加以连接而形成。

　　20．如权利要求17所述的电子元器件，其特征在于，形成的所述第2连接导体垂直于所述线所述的电子元器件，其特征在于，所述第2连接导体形成相对于所述线圈旋绕中心线所述的电子元器件，其特征在于，所述第2连接导体形成相对于所述线圈旋绕中心线所述的电子元器件，其特征在于，所述第1连接导体长度设定为大于所述第1引出导体长度。

　　31．如权利要求1或14所述的电子元器件，其特征在于，所述芯片由叠层方向与所述线圈旋绕中心线方向一致的多层体构成，所述线层以上配置的同一形状线圈用内部导体并排连接的内部导体螺旋状连接而成。

　　32．如权利要求1或14所述的电子元器件，其特征在于，所述芯片由叠层方向与所述线圈旋绕中心线方向一致的多层体构成，所述引出导体的至少与所述线圈旋绕中心线平行的部分利用连接通孔内的导体而形成。

　　33．一种电子元器件，在具有圆柱形状的芯片内埋入线圈，在芯片两端分别具有与线圈端连接的端电极，其特征在于，线圈的旋绕中心线设定在形成所述端电极的一对相对的芯片端面的各中心点相连直线上，同时从所述旋绕中心线方向看的线圈旋绕轨迹及线圈端与所述端电极连接的引出导体配置成这样的位置及(或)状态，使得安装在基板上时至少即使反过来安装也保持所述线圈的旋绕轨迹及引出导体与基板之间的距离相同。

　　34．如权利要求33所述的电子元器件，其特征在于，从所述旋绕中心线方向看的所述线圈旋绕轨迹与所述旋绕中心线通过的中心点的距离在与所述旋绕中心线垂直相交的任意芯片截面中始终一定，而且连接所述线圈端与端电极的引出导体分别配置在芯片两端的所述线圈旋绕中心线上。

　　一种电子元器件,在具有长方体形状的芯片71内埋入的线b的一对相对的呈正方形的芯片端面各中心点相连直线上,同时配置的线使从旋绕中心线方向看的线旋绕轨迹分别处于与线旋绕中心线条垂直直线的线对称位置,连接线b分别配置于芯片两端的线旋绕中心线上,这样构成的电子元器件具有的线圈不因安放方向不同其电感量不同。

　　针对叠层片式电感器电感量精度不足及Q值偏低的问题，通过将线圈结构拐角设计为弧形，优化电荷流动路径，减少直角结构导致的电荷堆积损耗。采用对称弧形拐角结构，微调有效面积与长度，缩小实际L值与理论值...

　　针对现有叠层电感器磁导率低、饱和磁通量不足导致感量小、饱和电流弱的问题，提出采用模压成型结构替代部分介质层，通过高磁导率磁性材料提升电感性能，并结合线圈并联设计降低内阻，从而实现感量高、饱和电...

　　针对叠层片式电感电感量小且不可调的问题，提出在叠层体多层铁氧体膜上印制多圈螺旋导电线圈，并通过可调磁芯体调节电感量。通过增加线圈圈数和磁芯体长度，显著提升电感量并实现可调性，同时采用银浆印刷工...

　　1.气动光学成像用于精确制导 2.人工智能方法用于数据处理、预测 3.故障诊断和健康管理