本专利针对电子元件制造中层叠导电图案间间隙过大导致电特性不稳定的问题，提出在切割区域设置可移除虚图案以减少绝缘材料需求，并在外部设置悬浮虚图案避免切割残留及分层风险，从而提升元件性能稳定性。

　　在图5a中，示出了作为电子元件的一个线圈元件实例的示意性透视图。在图5b中，示出了沿着线a线圈元件的横截面示意图(例如参见专利文档1)。该线具有相互层叠的盘绕的导电图案31(31A和31B)并在其间设有绝缘层32的结构。

　　如下将描述所述线a所示，形成一导电图案层，它具有在同一平面上彼此间隔的许多导电图案31。上述导电图案层相互层叠并pg电子官方网站在它们之间设有绝缘层32，从而形成如图6b所述的叠层33。叠层33是在其中集体形成多个线的叠层。并在形成后，就可沿着在各线之间的边界上设置的切割线，以分隔线。由此制造过程就能制造线日本未审查专利申请公开No.7-122430发明内容本发明要解决的问题顺便提一下，在制造线横截面示意图所示，在线之间会形成较大间隙S。因此，绝缘层32就需要为在导电图案31之间形成的间隙S提供大量的绝缘材料。于是，就会出现导电图案31A和31B之间在层叠方向上的间隙d减小到低于设计值或者导电图案31A和31B之间的间隙d改变的问题。于是线的电特性就会变化，从而使得线圈元件性能的稳定性难以得到改善。

　　为此就提出了如图8所示的方法。即根据该用于形成叠层33的导电图案层的方法，形成电子元件-形成导电图案31，并且还沿着切割线形成非电气连接导电图案31的虚图案(dummy pattern)35。通过如上所述形成虚图案35，就增加了在线之间间隙S内形成的导电图案的数量。由此就能降低由绝缘层32提供给间隙S的绝缘材料数量。这样就能基本按照原始设计形成导电图案31A和31B之间的间隙d。

　　但是虚图案35的形成会导致下列问题。例如，虚图案35的目的是增加在线之间间隙S内形成的导电图案的数量。考虑到该目的，虚图案35就最好具有较宽的宽度。然而在形成的虚图案35宽度较宽时，却会出现如下问题。即在形成的虚图案35宽度较宽的情况下，虚图案35甚至在要形成虚图案35的位置仅发生微小移位时也会从在叠层33的切割工序中要切割并移除的区域进入准备形成电子元件的区域。在此情况下，如图9b的横截面图所示，虚图案35的一部分仍然有害地留在已与叠层33分开的线中。此外，当形成的虚图案宽度较宽时，同样在切割位置移位并且如图9a所示切割叠层33的情况下，虚图案35的一部分仍然倾向于如图9b的横截面图所示留在已与叠层33分开的线的切割面在线侧面露出。而这些留下的虚图案35会导致下列问题。

　　即在某些情况下会对与叠层分开的线进行电镀用于表面处理，而这时电镀就会有害地并且不必要地镀在虚图案35的露出部分。此外，在对虚图案35外加电压并在导电图案31和虚图案35之间产生电势差时，就会在虚图案35和导电图案31之间出现偏移，由此可引发线电特性劣化的问题。

　　在为了避免上述问题而形成宽度较小的虚图案35的情况下，则会产生如下所述的分层(各层间的剥离)问题。即在形成虚图案35时，会在形成虚图案35的叠层33的上表面处形成与虚图案35形状相符的突起部分。此外在突起部分的两侧各边，绝缘层会设在与其相邻的虚图案35和导电图案31之间的间隔，从而形成凹陷部分。随着虚图案35宽度的减小，与其相邻的虚图案35和导电图案31之间的间隔就增大，从而使得在它们之间的绝缘层凹陷也增大。因此如图10的横截面示意图所示，遵照虚图案35所形成突起的顶部与在突起部分36两侧各边形成的凹陷部分37的底部之间的高度差就有所增加。此外在减小虚图案35的宽度时，突起部分36的宽度也随着虚图案35的宽度减小而减小；因此在切割以分开叠层33之前的对该叠层33执行的加压步骤中，狭窄的突起部分36就承受了较大的压力。

　　如图10中的箭头F所示，外加在突起部分36的较大压力传至凹陷部分37的底部(即，层厚度较小的部分)。此外，还可以在叠层33的上表面形成由导电图案31引起的突起部分38，并且如图10的箭头F’所示在叠层33的加压步骤中，外加给突起部分38的压力也传至凹陷部分37的底部。如上所述，因为将彼此面对的力F和F’施于厚度较小的部分，所以就在层厚较小且强度较小的所述部分产生一个由图10中箭头U所示的向上力。结果就会产生分层(各层间的剥离)，使得位于导电图案之下的绝缘层与其剥离。这就严重劣化了线的电特性并增加了元件的缺陷次品率。

　　解决问题的手段根据本发明的一个发明，提供了一种电子元件的制造方法，其中导电图案使用在其之间提供的绝缘层而相互层叠以形成集成的叠层，所述方法包括如下步骤交替层叠绝缘层和导电图案层以形成在其中电子元件-形成导电图案的各叠层部分是集体形成的叠层，其中所述导电图案层在层表面方向上以一定间隔形成导电图案；在层叠方向上对叠层施力以形成所述集成叠层之后，沿着在电子元件-形成导电图案的叠层部分的边界处的切割线切割所述叠层以使得所述电子元件彼此分开；在将绝缘层设在导电图案层中的至少一个的表面上之前，在将要相互层叠的所述至少一个导电图案层内形成至少一个可移除虚图案，所述可移除虚图案具有可以被放置在切割-可移除区域内的尺寸，而所述区域在叠层切割步骤中会被切割并移除；以及在所述至少一个导电图案层表面层叠形成绝缘层之前，就在所述电子元件-形成导电图案的叠层部分的至少一个导电图案层中形成至少一个悬浮(floating)虚图案，以将其以一定间隔配置于附近切割-可移除区域外部，所述悬浮虚图案并未与所述电子元件-形成导电图案电气相连。

　　此外，根据本发明的另一个方面，提供一种用于形成多个电子元件的母板，包括具有在层表面方向上以一定间隔形成的导电图案的导电图案层；以及与所述导电图案层交替层叠以形成叠层的绝缘层，其中各电子元件-形成导电图案的各叠层部分被集体形成并沿着在电子元件-形成导电图案的叠层部分边界处的切割线切割所述叠层，以使得所述电子元件彼此分开，其中在至少一个相互层叠的导电图案层中形成至少一个可移除虚图案，所述可移除虚图案具有可被配置在切割-可移除区域内的尺寸，而所述区域将沿着切割线被切除，以及在所述电子元件-形成导电图案的叠层部分的至少一个导电图案层中，形成至少一个并未与所述电子元件-形成导电图案电气相连并且以一定间隔置于接近切割-可移除区域外部的悬浮虚图案。

　　根据本发明的另一个方面，提供一种电子元件，包括导电图案层；以及与所述导电图案层交替层叠以形成叠层的绝缘层，而在所述叠层中各导电图案层彼此集成层叠；其中在至少一个相互层叠的导电图案层中，把未与相应导电图案电气连接的至少一个悬浮虚图案以一定间隔配置在所述至少一个导电图案层的端面和导电图案之间的区域内，从而不会在所述至少一个导电图案层的所述端面处露出。

　　发明效果在根据本发明的一种电子元件的制造方法中，当交替层叠绝缘层和具有在层表面方向上以一定间隔形成的导电图案的导电图案层，从而形成在其内电子元件-形成导电图案的各叠层部分被集体形成的叠层时，就在要被相互层叠的至少一个导电图案内形成电子元件-形成导电图案，并且在不形成导电图案的位置上形成可移除虚图案和悬浮虚图案。因此按照可移除虚图案和悬浮虚图案的形成，就能增加在无法形成电子元件-形成导电图案的地方所形成的图案数量。换句话说，能够减小在层表面方向上的图案之间的间隙。结果就能降低绝缘层提供给层表面方向上图案间间隙的绝缘材料。于是就能在层叠方向上导电图案间较易获取与设计大致相符的间隙。

　　此外，在根据本发明的所述电子元件的制造方法中，因为能降低绝缘层提供给层表面方向上图案间间隙的绝缘材料，所以就能改善由导电图案层和绝缘层所导致的叠层上表面不规则度，从而使得所述叠层的上表面能够变得平坦。因此在叠层加压步骤中，可将压力大致均匀地施加给整个叠层，从而避免分层的出现。

　　在图2a的示意性透视图和图2b的示意性分解图中示出了作为该实例电子元件的线圈元件(共用扼流圈元件)1。该线具有的结构包括底面磁性基板2、基础绝缘层3、由呈线组成的初级线、由呈线、顶面磁性基板14、悬浮虚图案15以及外部连接电极16(16a、16b)和17(17a、17b)。

　　如下将连同其制造过程描述线的结构。在该实例的线圈元件制造过程中，首先制备从中可形成如图1所示的多个线。随后，通过在所述底面磁性基板2的整个上表面上层叠形成基础绝缘层3。可以使用例如铁氧体基板、含有磁性材料的陶瓷基板和含有磁性材料的树脂基板来形成底面磁性基板2和顶面磁性基板14的基板。可以使用从上述基板中适当选出的基板来形成底面和顶面磁性基板2和14。此外，可以使用诸如聚酰亚胺树脂、环氧树脂和苯并环丁烯树脂之类的树脂材料、光敏树脂材料以及诸如SiO2的玻璃材料和玻璃陶瓷来形成包括基础绝缘层3、导电图案层间绝缘层10至12和保护性绝缘层13的各绝缘层。通过使用从上述绝缘材料中合适选取的绝缘材料，就能形成各绝缘层。

　　接下来，在基础绝缘层3上部通过在各预定电子元件-形成区域R进行层叠来形成电子元件-形成导电图案4，此外还形成未与电子元件-形成导电图案4电气连接的悬浮虚图案15(15a)。另外，在将于随后描述的切割步骤中通过切割要移除的预定切割-移除区域Z内形成要移除的虚图案18(18a)。在图1所示的情况下，可以在与图形的平面垂直的方向上形成相邻的电子元件-形成导电图案4，使得各导电图案4的相邻一端延伸并在随后彼此连接。即，导电图案4的延伸形成部分是从电子元件-形成区域R延伸并贯穿切割-移除区域Z的延伸导体。

　　顺便提一下，可预先获取容许范围，并且即便在切割位置在随后所述的切割步骤中有移位的情况下也能确定在该容许范围，线的特性也不会因为切割位置的移位而严重劣化。考虑在容许范围内切割位置的移位而确定可移除虚图案18(18a)的形成位置和宽度以实现可靠切割和移除。此外在此实例中，对可移除虚图案18a形成位置的确定还需考虑如下几点。即在通过层叠而在电子元件-形成导电图案4上部形成的电子元件-形成导电图案7和8中，如同在导电图案4的情形，沿着与平面垂直的方向形成相邻电子元件-形成导电图案7，使延伸导电图案7相邻的一端延伸并在随后相互连接，并且在与上述相同的方向上形成相邻电子元件-形成导电图案8，使导电图案8相邻的一端延伸并在随后相互连接。各自形成导电图案7的连接部分(延伸导体)X和导电图案8的连接部分X，使其从电子元件-形成区域R延伸直至插入切割-可移除区域Z。在此实例中，在与电子元件-形成导电图案7和8的那些连接部分(延伸导体)X层叠的位置上形成可移除虚图案18a，其中的连接部分(延伸导体)X在切割-可移除区域Z内形成。

　　在此实例中，考虑到在切割步骤中切割位置在容许范围内的移位，在以一定间隔靠近切割-可移除区域Z外部的位置提供悬浮虚图案15(15a)，以确保其不会在电子元件1的侧面(切割面)露出并以一定间隔与待移除虚图案18a相邻。

　　在使用光刻技术的情况下，首先通过成膜技术(诸如包括溅射或蒸发的薄膜形成技术或包括丝网印刷的厚膜形成技术)在基础绝缘层3的整个上表面之上形成用于形成导电图案4、15a和18a的导电材料膜。例如可以使用诸如Ag、Pb、Cu、Al的金属或其合金作为导电材料。此外，还应优选地考虑各自的机械加工性、导电图案和绝缘层之间的附着力等以相关联地确定用于形成导电图案的导电材料以及用于形成绝缘层3、10至13的绝缘材料，例如，可以使用聚酰亚胺树脂形成绝缘层并使用Ag形成导电图案。

　　在基础绝缘层3的整个上表面之上形成导电材料膜之后，就通过涂佈在导电材料膜的整个表面上形成光刻胶膜。接下来，在光刻胶膜的上部形成用于形成导电图案4、15a和18a的掩膜。随后通过该掩膜，使用诸如紫外线a的部分光刻胶膜进行光固化(photo-curing)。接下来使用显影处理移除光刻胶膜的未固化部分。随后就移除其上无光刻胶膜覆盖的导电材料部分，例如可以使用蚀刻以形成导电图案4、15a和18a。然后移除导电图案4、15a和18a上剩余的光刻胶膜。通过上述光刻技术，就能以相同材料在同一工序中形成导电图案4、悬浮虚图案15a以及可移除虚图案18a，于是就形成了包括导电图案4、15a和18a的第一导电图案层。

　　在第一导电图案层上部，通过层叠形成导电图案层间绝缘层10。在该导电图案层间绝缘层10中，形成通孔20用于其间设有绝缘层10并在上下方向上彼此相邻的电子元件-形成导电图案4和5之间的连接。为了形成通孔20，例如可使用下述光刻技术形成导电图案层间绝缘层10。

　　例如在第一导电图案层整个上表面之上，通过层叠形成用于形成导电图案层间绝缘层10的光敏绝缘材料。将用于形成通孔的掩膜置于该绝缘材料的上部并通过该掩膜使用诸如紫外线的光照射绝缘材料区域中除了要形成通孔20位置之外的部分进行光固化。随后使用显影处理移除绝缘材料的未固化部分。因此就形成了通孔20。如上所述，就能形成带有通孔20的导电图案层间绝缘层10。

　　在导电图案层间绝缘层10上部，通过层叠在各电子元件-形成区域R中形成电子元件-形成导电图案5，并且还形成未与电子元件-形成导电图案5电气连接的悬浮虚图案15(15b)。此外，还在切割-可移除区域Z内形成可移除虚图案18(18b)。

　　形成电子元件-形成导电图案5使其与第一导电图案层的电子元件-形成导电图案4大致重叠。与导电图案4的情况类似，在与图1的平面垂直的方向上形成相邻的电子元件-形成导电图案5，以便于各导电图案5相邻一端的延伸以及在随后的彼此连接。设置连接部分(延伸导体)X用以贯穿切割-可移除区域Z，并且将该连接部分X配置在与导电图案4的连接部分X相重叠且在其间设有导电图案层间绝缘层10的位置上。此外，与第一导电图案层的悬浮虚图案15a和可移除虚图案18a的情况类似，考虑切割部分的移位来确定每个悬浮虚图案15b和可移除虚图案18b形成位置和宽度。在此实例中，悬浮虚图案15b和可移除虚图案18b分别与悬浮虚图案15a和可移除虚图案18a相重叠，而导电图案层间绝缘层10则位于它们之间。

　　包括电子元件-形成导电图案5、悬浮虚图案15b和可移除虚图案18b的第二导电图案层可以例如使用光刻技术以类似于第一导电图案层的情况形成。此外，用于形成导电图案5、15b和18b的部分导电材料进入在导电图案层间绝缘层10内形成的通孔20。因为通孔20的存在，就能相互由连接在上下方向上相邻并在其间间隔有导电图案层间绝缘层10的导电图案4和5。

　　在第二导电图案层形成之后，就在所述第二导电图案层上部形成导电图案层间绝缘层-11。在导电图案层间绝缘层-11上部，通过层叠在各电子元件-形成区域R中形成电子元件-导电图案7，此外还形成未与电子元件-形成导电图案7电气连接的悬浮虚图案15(15c)。另外还在切割-可移除区域Z内形成可移除虚图案18(18c)。

　　电子元件-形成导电图案7形成的位置与第一和第二导电图案层中电子元件-形成导电图案4和5形成的位置大致重叠。与导电图案4和5的情况类似，在与图1中平面垂直的方向上形成相邻的电子元件-形成导电图案7，以便于各导电图案7相邻一端的延伸以及在随后的彼此连接。连接部分(延伸导体)X被提供用以贯穿切割-可移除区域Z。然而该连接部分X所配置的位置与导电图案4和5连接部分X的位置不同，并且在该实例中的连接部分X被置于与可移除虚图案18a和18b重叠的位置上。

　　类似于可移除虚图案18a和18b的情况，考虑到切割位置的移位，形成的可移除虚图案18c的尺寸应能被放入切割-可移除区域Z内。将可移除虚图案18c配置在与导电图案4和5的连接部分(延伸导体)X重叠的位置上。类似于悬浮虚图案15a和15b的情况，考虑切割部分的移位而将悬浮虚图案15c以一定间距设在可移除虚图案18c的附近并将该图案配置在与导电图案4和5的连接部分X重叠的位置上。

　　包括上述电子元件-形成导电图案7、悬浮虚图案15c和可移除虚图案18c的第三导电图案层可以使用光刻技术以类似于第一和第二导电图案层的情况形成。在第三导电图案层上部，通过层叠形成导电图案层间绝缘层12。在该导电图案层间绝缘层12中，形成通孔21用于电子元件-形成导电图案7和8之间的连接。可使用与形成导电图案层间绝缘层10所使用的光刻技术相类似的方法形成导电图案层间绝缘层12。

　　在导电图案层间绝缘层12上部，通过层叠在各电子元件-形成区域R中形成电子元件-形成导电图案8，并且还形成未与电子元件-形成导电图案8电气连接的悬浮虚图案15(15d)。此外，还在切割-可移除区域Z内形成可移除虚图案18(18d)。由这些导电图案8、悬浮虚图案15d和可移除虚图案18d可形成第四导电图案层。

　　电子元件-形成导电图案8形成的位置与第一至第三导电图案层中电子元件-形成导电图案4、5和7形成的位置大致重叠。与导电图案7的情况类似，在与图1中平面垂直的方向上形成相邻的电子元件-形成导电图案8，以便于各导电图案8相邻一端的延伸以及在随后的彼此连接。连接部分(延伸导体)X被提供用以贯穿切割-可移除区域Z，并且该连接部分(延伸导体)X所配置的位置与导电图案7连接部分X的位置重叠。即如图3a中横截面示意图所示的这一实例中，所提供的第一导电图案层的可移除虚图案18a、第二导电图案层的可移除虚图案18b、第三导电图案层的导电图案7的连接部分(延伸导体)X以及第四导电图案层的导电图案8的连接部分(延伸导体)X彼此重叠。换句话说，在与第一和第二导电图案层的可移除虚图案18a和18b所在位置重叠处没有提供可移除虚图案的其他导电图案层(即，第三和第四导电图案层)中，就在与可移除虚图案18a和18b所在位置重叠的位置处提供电子元件-形成导电图案7和8的连接部分(延伸导体)X。

　　类似于可移除虚图案18a至18c的情况，考虑到切割位置在可接受范围内的移位，形成的可移除虚图案18d的尺寸应能被放入切割-可移除区域Z内。将可移除虚图案18d配置在与可移除虚图案18c的位置相重叠的位置上。即如图3b中横截面示意图所示的这一实例中，所提供的第一导电图案层的导电图案4的连接部分(延伸导体)X、第二导电图案层的导电图案5的连接部分(延伸导体)X、第三导电图案层的可移除虚图案18c、以及第四导电图案层的可移除虚图案18d彼此重叠。换句话说，在与第三和第四导电图案层的可移除虚图案18c和18d所在位置重叠的位置处没有提供可移除虚图案的其他导电图案层(即，第一和第二导电图案层)中，就在与可移除虚图案18c和18d所在位置重叠的位置处提供电子元件-形成导电图案4和5的连接部分(延伸导体)X。

　　类似于悬浮虚图案15a至15c的情况，考虑到切割位置的移位，在可移除虚图案18d的附近以一定间隔提供悬浮虚图案15d，并配置其使在与第三导电图案层的悬浮虚图案15c重叠。在此实例中，当从沿着通过悬浮虚图案15c和15d的线观察叠层的横截面时，在第一至第四导电图案层的所有层中都形成有悬浮虚图案15或电子元件-形成导电图案。

　　接下来，在真空或惰性气体气氛中，边加热边对包括磁性基板2和14、第一至第四导电图案层以及绝缘层3和10至13的叠层加压，以便顶面磁性基板14和保护性绝缘层13相互粘合。在该叠层冷却之后，就撤去外加压力。如上就形成了可从中通过切割获取大量线的母板。

　　在母板形成之后，例如就通过可沿着各个电子元件-形成区域R边界设定的切割线切割，将先前压实的叠层切割成单个的电子元件1。于是就分开了各电子元件1的侧面(切割面)并露出了导电图案4、5、7和8的延伸导体的端面。

　　接下来对每一电子元件1，就分别在露出的导电图案4、5、7和8的延伸导体的端面位置处形成外部连接电极16(16a、16b)和17(17a、17b)。因此，经由外部连接电极16a和外部连接电极16b将导电图案4和5一端侧和另一端侧分别电气连接至外部。此外，经由外部连接电极17a和外部连接电极17b将导电图案7和8一端侧和另一端侧分别电气连接至外部。

　　通过使用导电膏涂佈技术或诸如溅射或蒸发的成膜技术形成由诸如Ag、Cu、NiCr或NiCu等导电材料组成的基础电极膜，并在随后使用诸如湿法电镀在基础电极膜的上部形成由Ni、Sn、Sn-Pb等等形成的金属膜就能提供每个外部连接电极16和17。

　　如上所述就能形成线。在此实例中，因为在导电图案层中可移除虚图案18和悬浮虚图案15在导电图案层的形成区域与电子元件-形成导电图案4、5、7和8的形成区域不同，所以在第四导电图案层上部形成保护性绝缘层13时，就能减轻保护性绝缘层13上表面的不规则度并使其平坦化。于是当在保护性绝缘层13上部设置顶面磁性基板14时，在随后的加压中就可把压力大致均匀地施加于整个叠层。因此就能抑制由外加压力不均匀所引起的分层出现。

　　更具体地，在此实例中，设置可移除虚图案18和悬浮虚图案15使之与导电图案的连接部分(延伸导体)X重叠。换句话说，在形成外部连接电极16和17的最主要位置(即，在过去最易出现分层的区域，在分层问题发生最为严重的位置)设置悬浮虚图案15和可移除虚图案18以防止产生分层。

　　此外，在此实例中，考虑到切割部分的移位，形成的可移除虚图案18宽度应较窄以便放入切割-可移除区域Z；但由于提供的悬浮虚图案15以一定间隔与相应的可移除均压用图案18相邻，所以即便在形成的可移除虚图案18宽度较窄的情况下，也能避免图案间生成较大间隙从而防止在绝缘层上产生很大的凹陷。因此，由于能够降低叠层保护性绝缘层13上表面的不规则度，所以就能如前所述避免分层的产生。

　　在此实例中，还可以设计悬浮虚图案15和可移除虚图案18，使得虽然切割位置移位，但只要该移位仍处于预先确定的容许范围内，也能避免在线的侧面(切割面)露出虚图案15和18的端面。于是就能避免虚图案和电子元件-形成导电图案之间产生诸如偏移的问题。因此，就能防止电子元件电特性的劣化并能够容易地提供高性能的高度可靠电子元件。

　　在此实例中，还可以沿着各导电图案层的层表面形成悬浮虚图案15和可移除虚图案18，也可使用与形成电子元件-形成导电图案4、5、7和8相同的材料并也能与其同时形成悬浮虚图案15和可移除虚图案18。于是在能够避免制造步骤增加和材料成本上升的情况下，就能获取上述优良结果。

　　而且在此实例中，例如在其与第一导电图案层的可移除虚图案18a所在位置重叠的位置上不具有可移除虚图案的第三和第四导电图案层内，可以在可移除虚图案18a所在位置重叠的位置上形成导电图案7和8的延伸导体X。在此实例中，如上所述在其与一个导电图案层的可移除虚图案所在位置重叠的位置上不具有可移除虚图案的其他至少一个导电图案层内，可以在与所述导电图案层的可移除虚图案所在位置重叠的位置上形成电子元件形成-导电图案的延伸导体。因此就能降低形成导电图案延伸导体所在处的叠层的上表面的不规则度。

　　此外，当在形成悬浮虚图案的叠层部分上不具有悬浮虚图案的导电图案层被设计成具有与上述悬浮虚图案重叠的电子元件-形成导电图案时，在悬浮虚图案-形成区域内的所有层叠导电图案层中形成悬浮虚图案或电子元件-形成导电图案使之彼此重叠，从而有效降低了叠层上表面的不规则度。

　　在此实例中使用光刻技术形成导电图案层和绝缘层。于是通过光刻技术高度精确的加工，就能按设计基本形成导电图案层和绝缘层。因此就能抑制电子元件电特性的变化，并能容易地实现对电特性可靠度的进一步改善。

　　本发明不限于该实例并也可执行其他实施例。例如如图3a的横截面图所示，在此实例中，在第二至第四导电图案层的所有各层中，在其与第一导电图案层的悬浮虚图案15a相重叠的位置上都形成悬浮虚图案15或者电子元件-形成导电图案7和8的一部分。如上所述，在此实例中，在所有其他导电图案层与一个导电图案层的悬浮虚图案所在位置相重叠的位置上，分别形成悬浮虚图案或者电子元件-形成导电图案的一部分。另一方面，例如如图4的横截面示意图所示，在所有与一个导电图案层的悬浮虚图案15相重叠的其他导电图案层中，可以在与上述一个导电图案层的悬浮虚图案15所在位置相重叠却未形成悬浮虚图案15或者电子元件-形成导电图案的一部分的位置上呈现导电图案层。此外，相同的情况也适用于可移除虚图案18，也就是说，在所有与一个导电图案层的可移除虚图案18相重叠的其他导电图案层中，可以在与上述一个导电图案层的可移除虚图案18所在位置相重叠却未形成可移除虚图案18或者电子元件-形成导电图案的一部分的位置上呈现导电图案层。

　　在此实例中，还在与电子元件-形成导电图案的连接部分(延伸导体)X所在位置重叠的位置上配置悬浮虚图案15和可移除虚图案18；然而，也可以在未与电子元件-形成导电图案所在位置重叠的位置上形成悬浮虚图案15和可移除虚图案18。在此情况下，例如在切割-可移除区域Z中，可移除虚图案18可在所有第一至第四导电图案层中形成，也可只在预先从第一至第四导电图案层中选出的三个或更少的导电图案层中形成。与上述情况类似，当悬浮均压用图案15设在不与电子元件-形成导电图案所在位置重叠的位置时，悬浮虚图案15可在所有第一至第四导电图案层中形成，也可只在预先从第一至第四导电图案层中选出的三个或更少的导电图案层中形成。

　　此外，虽然在此实例中的线使用了磁性基板，但是也可使用例如电介质基板来代替磁性基板。而形成该电介质基板的绝缘材料可以包括诸如聚酰亚胺树脂、环氧树脂和苯并环丁烯树脂之类的树脂材料、光敏树脂材料、诸如SiO2的玻璃材料以及诸如玻璃陶瓷或BaTiO3的电介质陶瓷。此外，此实例虽然为在上下方向上通过交替层叠导电图案层和绝缘层而形成的叠层两侧都提供了基板，但是也可使用通过涂覆熔化的绝缘材料并加以固化而形成的保护层来代替在顶部或底部所提供的至少一个基板。如上所述，并不总是必需在上下方向上叠层的两侧上提供基板。

　　此外，在此实例中描述的本发明以实例的方式参考了线圈元件(共用扼流圈元件)；然而在使用其间设有至少一个绝缘层以相互层叠导电图案层的结构的情况下，本发明可应用于除了共用扼流圈元件之外的其他电子元件、该电子元件的制造方法以及用于形成许多电子元件的母板。

　　1.一种电子元件的制造方法，其中导电图案层相互层叠，其间设置了绝缘层，以形成集成的叠层，所述方法包括以下步骤交替层叠所述绝缘层和所述导电图案层以形成其中电子元件-形成导电图案的各叠层部分集体形成的叠层，其中所述导电图案层在层表面方向上形成彼此有一定间隔的导电图案；在层叠方向上对叠层施力以形成所述集成叠层之后，沿着在所述电子元件-形成导电图案的叠层部分边界处提供的切割线切割所述叠层以使得所述各电子元件彼此分开；在将绝缘层设在导电图案层中的至少一个的表面上之前，在将要相互层叠的所述至少一个导电图案层内形成至少一个可移除虚图案，所述可移除虚图案具有可以被放置在切割-可移除区域内的尺寸，而所述区域在叠层切割步骤中会被切割并移除；以及在所述至少一个导电图案层表面层叠形成绝缘层之前，就在所述电子元件-形成导电图案的叠层部分的至少一个导电图案层中形成至少一个悬浮虚图案，以将其以一定间隔放置接近于切割-可移除区域外部，所述悬浮虚图案并未与所述电子元件-形成导电图案电气相连。

　　2.如权利要求1所述的电子元件制造方法，其特征在于，至少一个悬浮虚图案和至少一个可移除虚图案被置于至少一个所述导电图案层中，使其在所述至少一个所述导电图案层的层表面方向上以一定间隔彼此相邻，并且使用相同材料在同一步骤中形成所述至少一个导电图案层的电子元件-形成导电图案、所述至少一个悬浮虚图案和所述至少一个可移除虚图案。

　　3.如权利要求1所述的电子元件制造方法，其特征在于，放置一个导电图案层，其中该层在其与另一个导电图案层的至少一个可移除虚图案所在位置相重叠的位置上不具有至少一个可移除虚图案，在所述的一个导电图案层中形成从电子元件-形成导电图案延伸贯穿所述切割-可移除区域的至少一个延伸导体，并且所述另一个导电图案层的所述至少一个可移除虚图案和所述的一个导电图案层的所述至少一个延伸导体设在彼此重叠的位置上。

　　4.如权利要求1所述的电子元件制造方法，其特征在于，放置一个导电图案层的导电图案，所述一个导电图案层在其与另一个导电图案层的至少一个悬浮虚图案所在位置相重叠的位置上不具有悬浮虚图案，并且所述另一个导电图案层的悬浮虚图案和所述一个导电图案层的部分导电图案设在彼此重叠的位置上。

　　5.如权利要求3所述的电子元件制造方法，其特征在于，放置一个导电图案层的导电图案，所述导电图案层在其与另一个导电图案层的至少一个悬浮虚图案所在位置相重叠的位置上不具有悬浮虚图案，并且所述另一个导电图案层的悬浮虚图案和所述至少一个导电图案层的部分导电图案设在彼此重叠的位置上。

　　7.如权利要求1至6之一所述的电子元件制造方法，其特征在于，所述电子元件-形成导电图案具有线圈图案形状，并且所述电子元件是线.一种用于形成多个电子元件的母板，包括具有在层表面方向上以一定间隔形成的导电图案的导电图案层；以及与所述导电图案层交替层叠以形成一叠层的绝缘层，其中各电子元件-形成导电图案的各叠层部分被集体形成并沿着在电子元件-形成导电图案的叠层部分边界设置的割线切割所述叠层，以使得所述电子元件彼此分开，其中在相互层叠的至少一个所述导电图案层中形成至少一个可移除虚图案，所述可移除虚图案具有可被置于切割-可移除区域内的尺寸，而所述区域将沿着切割线被切除，以及在所述电子元件-形成导电图案的叠层部分的至少一个导电图案层中，形成至少一个并未与所述电子元件-形成导电图案电气相连并且以一定间隔置于接近切割-可移除区域外部的悬浮虚图案。

　　9.如权利要求8所述的用于形成多个电子元件的母板，其特征在于，至少一个悬浮虚图案和至少一个可移除虚图案被置于至少一个所述导电图案层中，使其以一定间隔彼此相邻，并且使用相同材料形成所述至少一个导电图案层的电子元件-形成导电图案、所述至少一个悬浮虚图案和所述至少一个可移除虚图案。

　　10.如权利要求8所述的用于形成多个电子元件的母板，其特征在于，在其与一个导电图案层的至少一个可移除虚图案相重叠的位置上不具有可移除虚图案的至少一个其他导电图案层中，至少一个延伸导体从所述至少一个其他导电图案层的电子元件-形成导电图案延伸贯穿所述切割-可移除区域，并且所述一个导电图案层的所述至少一个可移除虚图案和所述至少一个其他导电图案层的所述至少一个延伸导体设在彼此重叠的位置上。

　　11.如权利要求8所述的用于形成多个电子元件的母板，其特征在于，在其与一个导电图案层的至少一个悬浮虚图案相重叠的位置上不具有悬浮虚图案的至少一个其他导电图案层中，所述至少一个其他导电图案层的电子元件-形成导电图案的部分被置于与所述一个导电图案层的至少一个悬浮虚图案所在位置相重叠的位置上。

　　12.如权利要求10所述的用于形成多个电子元件的母板，其特征在于，在其与一个导电图案层的至少一个悬浮虚图案相重叠的位置上不具有悬浮虚图案的至少一个其他导电图案层中，所述至少一个其他导电图案层的电子元件-形成导电图案的部分被置于与所述一个导电图案层的至少一个悬浮虚图案所在位置相重叠的位置上。

　　14.如权利要求8至13之一所述的用于形成多个电子元件的母板，其特征在于，所述电子元件-形成导电图案具有线圈图案形状，并且所述电子元件是线.一种电子元件，包括导电图案层；以及与所述导电图案层交替层叠以形成叠层的绝缘层，而在所述叠层中的各导电图案层彼此集成层叠；其中在至少一个相互层叠的导电图案层中，把未与相应导电图案电气连接的至少一个悬浮虚图案以一定间隔置于所述至少一个导电图案层的端面和导电图案之间的区域内，以使其不会在所述至少一个导电图案层的所述端面处露出。

　　16.如权利要求15所述的电子元件，其特征在于，所述导电图案层具有的延伸导体从所述导电图案延伸至所述导电图案层端面而形成，其中具有在彼此不同位置处形成的延伸导体的导电图案层被包括在相互层叠的导电图案层中，而对于具有在彼此不同位置处形成有延伸导体的导电图案层来说，在未形成悬浮虚图案的一个导电图案层的一个区域中形成至少一个悬浮虚图案，其中所述区域与另一个其中形成有至少一个延伸导体的导电图案层的一个区域相重叠。

　　在制造多个导电图案位于经过绝缘层的各层中的电子元件的工艺中，具有沿着层表面以一定间隔形成的多个导电图案(4、5、7、8)的导电图案层与绝缘层(10－13)交替层叠以产生多层体，其中设在各层的导电图案(4、5、7、8)的多个电子元件(1)集体地形成。沿着层方向对该多层体施加压力并在随后沿着在每个电子元件(1)边界设置的切割线对其进行切割以分开各电子元件(1)。在用于切割多个电子元件(1)的母板的切割/可移除区域(Z)中，形成其尺寸可包含在该区域内的可移除虚图案(18)。在电子元件(1)中形成未与导电图案(4、5、7和8)电气连接同时与切割/可移除区域(Z)隔开的的悬浮虚图案(15)。